基础RS触发器和D触发器
一、试验目标：
熟悉多个常见触发器逻辑功效，正确了解触发器特征描述和正确对其逻辑功效进行测试操作。熟练使用示波器来观看触发器时序图。
二、试验内容：
1．搭接一个基础RS触发器，对其功效进行测试，填写基础RS触发器特征表。
2．对边缘D触发器74LS74 逻辑功效进行测试，填写D触发器特征表。3．用D触发器实现计数功效和分频功效。
4．用4个D触发器设计一个4位环形计数器。
三、试验条件： | |
| |
四、试验过程：
1、搭接一个基础RS触发器，对其功效进行测试。
a) 试验原理：
基础RS触发器是由二个和非门交叉藕合组成。基础RS触发器含有置"0"、置"1"和"
保持"三种功效。通常称为置"1"端，s 因为=0时触发器被置"1"；s R为置"0"端，因为R
=0时触发器被置"0"，当=s R=1时状态保持。基础RS触发器也能够用二个"或非门"组
成，此时为高电平触发器。
b) | 试验电路图： |
|
c)RS触发器特征表：
S | R | Qn | Qn+1 |
0 | 0 | 0 | 1 |
0 | 0 | 1 | 1 |
0 | 1 | 0 | 1 |
0 | 1 | 1 | 1 |
1 | 0 | 0 | 0 |
1 | 0 | 1 | 0 |
1 1 0 0 | |||
当s=1时，r=1，次态和现态相同，即保持。
当s=0时，r=0，出现不稳定状态，假如连接Q'n+1,能够看到其和 Qn+1值
相同，这个状态是要避免。
结论：用74LS00搭接基础RS触发器功效正确。
2、对边缘D触发器74LS74 逻辑功效进行测试。
a)试验内容：
i. | Clk—>Q 波形（500Khz 时钟信号） | |
ii. | D—>Q 波形 | |
iii. Clk—>D 波形（100Khz 时钟信号） | ||
b)试验原理：
双上升沿D触发器（有预置端和清除端）逻辑图：
c) | 试验电路图： | |
| ||
d)试验现象和结论：
i.Clk—>Q： | ii.D—>Q: | iii.Clk—>D: |
|
|
|
Iiii.清零： | Iiiii.置1 |
逻辑功效表：
PR | CLR | CLK | D | Q | Q' |
0 | 1 | X | X | 1 | 0 |
1 | 0 | X | X | 0 | 1 |
0 | 0 | X | X | 1 | 1 |
1 | 1 | ↑ | 1 | 1 | 0 |
1 | 1 | ↑ | 0 | 0 | 1 |
1 | 1 | ↑ | X | Q0 | Q'0 |
结论：74LS74逻辑功效测试正确。
3、用D 触发器实现计数功效和分频功效。 | |
a)试验原理： | |
用D触发器实现4分频电路：
（1）需要两个D触发器。因为输出改变只在时钟上升沿，所以1个触发器是2分频，2个触发器实现4分频。
（2）第一个D触发器输入时钟为需要分频系统时钟，将该D触发器输出取反，做该触发器输入。这么才能确保每次碰到时钟上升沿，输出和上一次全部是相反，即频率减
半。
（3）第二个触发器时钟为第一个D触发器输出，即Q。将第2个D触发器输出取反做其输入。这一步和上相同，相当于将2个触发器串联，实现2分频再2分频。
b) c) | 试验电路图： |
波形参 | 最大值 | 最小值 | 峰峰值 | 周期 | 频率 | 脉冲宽 | 占空比 |
数 | 度 |
CH1 | 4.00v | 0.00V | 4.00V | 2.000us | 500000H | |
CH2 | 4.00v | 0.00V | 4.00V | 8.000us | 125000H | 50% |
结论：用2个触发器实现了4分频效果。
4、用4个D触发器设计一个4位环形计数器。
a)试验原理：
环形计数器实现0000-0001-0010-0100-1000-0000循环。
经过触发器将1一级级传下去，假如触发器输出全部全部为0，则低位触发器置1。
当初钟处于上升沿时，D触发器如同透明，输出等于输入，相当于每一个触发器次态等于上一级触发器现态，所以1会一级级传上去。不过最前面或非门控制了当不全为0时，低位输入一直控制在0上。这么确保电路上最多只有一个1。
b)试验电路：